RGMII接口

Atlas 200I A2 加速模块集成有两个RGMII控制器，用于以太网MAC层和PHY层之间的数据传输。RGMII信号管脚描述如下表所示。

表1 接口管脚描述

管脚序号

加速模块信号名

信号方向

信号类型

信号电平

用途/描述

P40

RGMII0_RXCK

Input

LVCMOS

1.8V

RGMII接收时钟。

P42

RGMII0_RXD0

Input

LVCMOS

1.8V

RGMII接收数据0。

P43

RGMII0_RXD1

Input

LVCMOS

1.8V

RGMII接收数据1。

P44

RGMII0_RXD2

Input

LVCMOS

1.8V

RGMII接收数据2。

P45

RGMII0_RXD3

Input

LVCMOS

1.8V

RGMII接收数据3。

P41

RGMII0_RXDV

Input

LVCMOS

1.8V

RGMII接口接收数据有效信号。

P47

RGMII0_TXCK

Output

LVCMOS

1.8V

RGMII发送时钟。

P49

RGMII0_TXD0

Output

LVCMOS

1.8V

RGMII发送数据0。

P50

RGMII0_TXD1

Output

LVCMOS

1.8V

RGMII发送数据1。

P51

RGMII0_TXD2

Output

LVCMOS

1.8V

RGMII发送数据2。

P52

RGMII0_TXD3

Output

LVCMOS

1.8V

RGMII发送数据3。

P48

RGMII0_TXEN

Output

LVCMOS

1.8V

RGMII接口发送数据有效信号。

P54

/RGMII0_RST

Output

LVCMOS

1.8V

外部GE PHY器件复位信号，低有效。

P58

RGMII1_RXCK

Input

LVCMOS

1.8V

RGMII接收时钟。

P60

RGMII1_RXD0

Input

LVCMOS

1.8V

RGMII接收数据0。

P61

RGMII1_RXD1

Input

LVCMOS

1.8V

RGMII接收数据1。

P62

RGMII1_RXD2

Input

LVCMOS

1.8V

RGMII接收数据2。

P63

RGMII1_RXD3

Input

LVCMOS

1.8V

RGMII接收数据3。

P59

RGMII1_RXDV

Input

LVCMOS

1.8V

RGMII接口接收数据有效信号。

P65

RGMII1_TXCK

Output

LVCMOS

1.8V

RGMII发送时钟。

P67

RGMII1_TXD0

Output

LVCMOS

1.8V

RGMII发送数据0。

P68

RGMII1_TXD1

Output

LVCMOS

1.8V

RGMII发送数据1。

P69

RGMII1_TXD2

Output

LVCMOS

1.8V

RGMII发送数据2。

P70

RGMII1_TXD3

Output

LVCMOS

1.8V

RGMII发送数据3。

P66

RGMII1_TXEN

Output

LVCMOS

1.8V

RGMII接口发送数据有效信号。

P72

/RGMII1_RST

Output

LVCMOS

1.8V

外部GE PHY器件复位信号，低有效。

Atlas 200I A2 加速模块与PHY芯片之间的信号链路如下图所示。

图1 RGMII接口信号链路图
表2 RJ45网口TVS管器件规格建议

关键规格

规格要求

结电容

<5pF( I/O pin to GND)

Breakdown Voltage

Breakdown Voltage >3V

Clamping Voltage

Clamping Voltage <10V
表3 LAN变压器器件规格建议

关键规格

规格要求

原边电感

>350uH

耐压

HI-POT>1800Var

插入损耗

Insertion Loss <-1.1dB
表4 压敏电阻器件规格建议

关键规格

规格要求

压敏电压Varistor Voltage

329V-396V

漏电流

Leakage Current=<20uA

钳制电压

595V@25A
父主题： 以太网接口