I2S接口
项目 |
设计要求 |
说明 |
---|---|---|
最大时钟频率 |
15.36MHz |
- |
拓扑结构 |
点对点 |
- |
传输线阻抗 |
50ohm,±10% |
- |
走线长度 |
0.5tclk - tdelay - tvalid > 18.3ns |
|
等长要求 |
信号一起走线,等长控在±500mil |
- |
布线要求 |
建议与其他接口信号包地隔离 |
- |
父主题: PCB设计
项目 |
设计要求 |
说明 |
---|---|---|
最大时钟频率 |
15.36MHz |
- |
拓扑结构 |
点对点 |
- |
传输线阻抗 |
50ohm,±10% |
- |
走线长度 |
0.5tclk - tdelay - tvalid > 18.3ns |
|
等长要求 |
信号一起走线,等长控在±500mil |
- |
布线要求 |
建议与其他接口信号包地隔离 |
- |