下载
中文
注册

时钟接口

表1 时钟接口PCB设计要求

项目

设计要求

说明

传输线阻抗

差分阻抗90ohm,±10%

-

拓扑结构

点对点

-

走线长度

时钟芯片尽量靠近模组放置,保证线长最短,实际线长约束根据外接时钟芯片驱动能力决定

Atlas 200I A2 加速模块走线长度1.5inch

布线要求

信号四周包地处理

-

差分对内等长

2mil

-

AC耦合电容

链路上串联AC耦合电容,电容值推荐100nF,靠近模组连接器放置

-